Xilinx® presenta ISE Design Suite 13 un software para poder permitir un mejor aprovechamiento y optimizacion de costes con una mayor productividad del diseño. Por primera vez, las herramientas de diseño de ISE entregan “la tecnología de sincronización de reloj inteligente “que reduce el consumo de potencia dinámica en hasta un 30 por ciento. La nueva suite también ofrece avances en la preservación de diseño impulsado por el momento, AMBA 4 son compatibles con IP AXI4-denuncia para el diseño plug-and-play, y un caudal de diseño intuitivo con las capacidades de reconfiguración parcial de cuarta generación que reduce el coste del sistema para una amplia gama de alta rendimiento de las aplicaciones.
Con el apoyo de los productos Xilinx Virtex ® -6 y Espartan -6 y familias FPGA, el ISE 12 continúa su evolución como única suite de diseño específico del dominio de la industria con las corrientes de diseño interoperable y configuraciones de herramienta para la lógica, el procesamiento digital de señales ( DSP), incrustado de procesamiento, y el diseño a nivel de sistema. Además, Xilinx incorporado una serie de mejoras de infraestructura de software y metodología que mejora el tiempo de ejecución, agilizar la integración de sistemas, y ampliar la interoperabilidad IP a través de su más reciente generación de familias de dispositivos y plataformas de diseño dirigido.
Inteligente de automatización para poder Optimización: ISE Design Suite 12 se introduce la industria de la FPGA la primera tecnología inteligente reloj-sincronización con el análisis totalmente automatizado y de grano fino (rebanada lógica) capacidades de optimización desarrollado específicamente para reducir el número de transiciones, un factor primario que contribuye de potencia dinámica la disipación en los diseños digitales. La tecnología funciona mediante el análisis de diseños utilizando una serie de algoritmos únicos para detectar elementos secuenciales.